English
全部
搜尋
圖片
影片
短片
地圖
更多
新聞
航班
旅遊
筆記本
檢舉不當內容
請選取下列任一選項。
不相關
不當內容
成人內容
兒童性虐待
長度
全部
短 (少於 5 分鐘)
中 (5-20 分鐘)
長 (超過 20 分鐘)
日期
全部
過去 24 小時
過去 1 週
過去 1 個月
過去 1 年
解析度
全部
低於 360p
360 像素或更高
480p 或更高
720p 或更高
1080p 或更高
來源
全部
Myspace
Dailymotion
Metacafe
價格
全部
免費
付費
清除篩選條件
安全搜尋:
適中
嚴格
普通 (預設)
關閉
篩選
2:59
YouTube
Chip Logic Studio
Verilog Day 1: Introduction and Data Types Explained from Scratch
Welcome to Day 1 of the Verilog Course by Chip Logic Studio (CLS)! In this video, we kickstart your Verilog HDL learning journey — from understanding what Verilog is, why it’s used in digital design and verification, and exploring all Verilog data types in detail. You’ll learn: 🔹 What is Verilog HDL and why it’s important in VLSI ...
60 觀看人次
1 個月前
Verilog Tutorial
9:03
Verilog教學--【從零開始輕鬆學會Verilog(RTL)】【第2課:基本架構】在家自學速成,快速成為數位電路工程師 | TT小教室
YouTube
TT Classroom (TT小教室)
1.3萬 觀看人次
2023年10月23日
2:21:17
Verilog in 2 hours [English]
YouTube
Renzym Education
21.3萬 觀看人次
2020年7月23日
4:40
An Introduction to Verilog
YouTube
CompArchIllinois
18.4萬 觀看人次
2014年1月22日
熱門影片
2:58
Verilog Day 1: Introduction and Data Types Explained from Scratch
YouTube
Chip Logic Studio
259 觀看人次
1 個月前
2:59
Verilog Day 1: Introduction and Data Types Explained from Scratch
YouTube
Chip Logic Studio
75 觀看人次
1 個月前
2:12
Operators in Verilog HDL | Concatenation & Replication Tutorial (Day 2)
YouTube
Chip Logic Studio
59 觀看人次
1 個月前
Verilog Projects
1:08:06
Mastering Verilog in 1 Hour 🚀: A Complete Guide to Key Concepts | Beginners to Advanced
YouTube
Explore VLSI
4.1萬 觀看人次
9 個月前
3:11
Verilog教學--【從零開始輕鬆學會Verilog(RTL)】【第1課:簡介】在家自學速成,快速成為數位電路工程師 | TT小教室
YouTube
TT Classroom (TT小教室)
2.4萬 觀看人次
2023年10月21日
8:50
[Verilog入門教學] 本篇#3 模組調用、匯流排與八對一多工器
YouTube
Merak Channel 天璇
1.9萬 觀看人次
2020年10月8日
2:58
Verilog Day 1: Introduction and Data Types Explained from Scratch
259 觀看人次
1 個月前
YouTube
Chip Logic Studio
2:59
Verilog Day 1: Introduction and Data Types Explained from Scratch
75 觀看人次
1 個月前
YouTube
Chip Logic Studio
2:12
Operators in Verilog HDL | Concatenation & Replication Tutor
…
59 觀看人次
1 個月前
YouTube
Chip Logic Studio
2:54
Verilog Day 5: Loops & Assign Block Explained
93 觀看人次
3 週前
YouTube
Chip Logic Studio
2:59
Verilog Day 5: Loops & Assign Block Explained
111 觀看人次
3 週前
YouTube
Chip Logic Studio
1:47
Build Your First SystemVerilog Testbench From Scratch
36 觀看人次
2 個月前
YouTube
Chip Logic Studio
0:50
Verilog interview preparation || part 7 || #vlsi #verilog
40 觀看人次
2 週前
YouTube
Fluxray Electronics
0:20
Verilog Code for Full Adder in Xilinx Vivado | Testbench & Simulation (
…
1279 觀看人次
2 個月前
YouTube
Sly Fox electronics
0:34
🎓 Top 10 Verilog Projects for BTech & MTech Students in VLSI🎓 #vlsidesi
…
1539 觀看人次
11 個月前
YouTube
ProV Logic
0:29
Mastering VCS- A Step-by-Step Tutorial for Verilog Compiler Simu
…
268 觀看人次
2024年5月23日
YouTube
VLSI Techno
2:58
SystemVerilog vs Verilog in 60 Seconds! | Key Differences Explai
…
545 觀看人次
4 個月前
YouTube
Chip Logic Studio
0:13
Verilog Code for Half Adder in Xilinx Vivado | Testbench (Review)
3529 觀看人次
2 個月前
YouTube
Sly Fox electronics
0:09
System Verilog Queues 1 @ProVLogic #semiconductor #har
…
916 觀看人次
9 個月前
YouTube
ProV Logic
2:54
Verilog Day 6: Testbench in Verilog
62 觀看人次
2 週前
YouTube
Chip Logic Studio
2:51
Blocking vs Non-Blocking in Verilog | Complete Guide with Examples
59 觀看人次
2 個月前
YouTube
Chip Logic Studio
0:44
Verilog interview preparation || part 10 || #vlsi #verilog
48 觀看人次
1 週前
YouTube
Fluxray Electronics
2:21
Verilog Day 1: Introduction and Data Types Explained from Scratch
1 觀看人次
1 個月前
YouTube
Chip Logic Studio
2:26
Understanding Procedural Blocks – initial, always, final
137 觀看人次
1 個月前
YouTube
Chip Logic Studio
2:59
Verilog Day 1: Introduction and Data Types Explained from Scratch
30 觀看人次
1 個月前
YouTube
Chip Logic Studio
查看更多影片
更多相關影片
意見反應